技术路线图被认为是一种预测和描绘技术创新发展路径的方法和工具。随着技术路线图被广泛地应用于企业、产业、国家的技术发展规划，其使用主体、数据来源、表现形式不断丰富、完善，已经发展成为一种公认的、有效的新兴技术产业发展趋势研究方法。尤其在集成电路行业，技术路线图以器件物理极限、制程演进规律、市场需求趋势为依据，系统界定工艺节点升级、新材料导入、新器件结构创新、先进封装集成、设计方法学迭代等关键方向，为全球产业链上下游企业、科研机构提供统一的技术坐标系与行动指南。

当前全球集成电路产业已进入后摩尔时代，技术变革与范式迭代持续加速，技术路线图作为产业创新的路标与罗盘，其战略引领与方向锚定作用愈发凸显。与此同时，中美科技博弈不断升级，我国在集成电路核心设备、关键材料、设计工具等环节仍存在明显短板与外部制约，产业链安全面临严峻挑战，既难以沿用传统跟随策略，也无法直接对标、照搬国际主流技术路径，更难以依托全球通用技术路线图来规划与预判自主可控的技术演进方向。在此背景下，我国迫切需要建立独立自主的技术路线图制定机制，构建体系化、全链条、前瞻性的技术路线图编制与实施规划，走出适配自身基础与发展需求的特色技术路径。

一、全球主流集成电路产业技术路线图的关键方向和作用

集成电路领域的技术路线图主要包括由全球集成电路领域重要研究机构主导的技术路线图，例如美国电气电子工程师学会（IEEE）主导的国际器件与系统路线图（IRDS）、欧洲比利时微电子研究中心（IMEC）主导的半导体技术路线图，以及欧洲、韩国、日本、中国台湾等各地区政府力量主导的技术路线图，例如欧洲纳米电子学路线图（NEREID）、韩国半导体技术路线图等。

（一）美国国际器件与系统路线图（IRDS）

美国国际器件与系统路线图（IRDS）由美国电子电气工程师学会（IEEE）牵头推出，委员会由来自五个国家和地区的十余位专家组成，涵盖成员单位1300家，因此具备较强的行业认可度，是国际上默认的通用和主流技术路线图。IRDS每偶数年修订，每奇数年发布新版，目标为评估未来15年的技术走向，为全球绝大多数公司决定未来1—2年的研发投资和生产安排提供决策参考。曾成功预测并指导应变硅、高K金属栅、鳍式场效应晶体管（FinFET）等技术研发。

（二）IMEC半导体技术路线图

IMEC半导体技术路线图由比利时微电子研究中心IMEC牵头并主导，联合台积电、英特尔、三星等全球半导体龙头企业、高校及科研机构共同编制。路线图实行年度常态化更新，在IMEC技术论坛（ITF）上按年度发布，动态校准工艺节点/晶体管架构/光刻/存算一体等若干方向的技术成熟度及产业化时间线，遇互补式场效应晶体管（CFET）、二维材料场效应晶体管（2DFET）等集成电路重大架构升级时，同步发布专项路线图补充中长期技术路径。其核心作用是为行业提供10—15年清晰技术演进路径，减少路线分歧，同时推动High-NA

EUV、CFET工艺等前沿领域的跨企业联合攻关。

（三）欧洲半导体技术路线图

欧洲NEREID路线图由欧盟地平线2020计划资助、法国格勒诺布尔理工学院牵头的项目联盟发布，核心聚焦欧洲微电子产业协同演进。参与方涵盖德国弗劳恩霍夫研究所等10余家欧洲顶尖机构，及英飞凌、意法半导体、阿斯麦等欧洲半导体龙头企业。该技术路线图凸显区域政府主导的规划属性，核心旨在明确欧洲集成电路产业的差异化发展路径，规避与美、亚地区的同质化竞争，推动本土设备、材料与制造环节的深度协同发展。也正因如此，该技术路线图更贴合欧洲本土产业发展需求，不具备技术路线的通用性，也未承担全球化的技术引领作用。欧洲NEREID路线图重点布局先进逻辑与连接、异构集成与系统设计、自旋电子等新兴器件领域。

（四）韩国半导体技术路线图

韩国半导体技术路线图分两大体系：一是韩国科学技术信息通信部（MSIT）主导的国家战略级路线图，覆盖2023—2033年新型存储、先进工艺等11个细分方向，每年动态调整，核心引导国家研发资源投向；二是韩国半导体工程师学会（ISE）发布的学术产业协同路线图，联合三星、SK海力士及顶尖高校，聚焦2025—2040年后摩尔时代架构重构等九大领域，每1—2年更新，为行业提供15年技术路标，降低研发试错成本。

二、基于全球主要技术路线图的集成电路技术主要发展趋势研判

基于IEEE发布的IRDS、欧洲IMEC与NEREID路线图，以及韩国半导体技术路线图的核心共识，全球集成电路产业正告别单一的制程微缩路径，迈入多维协同创新的全新发展阶段。当前，技术创新的核心焦点集中在先进逻辑、先进存储、先进封装、先进计算架构、先进材料五大关键领域，各领域相互支撑、深度融合，共同推动集成电路技术向更高性能、更低功耗、更高集成度、更低成本的方向演进，以应对AI、高性能计算、物联网、6G通信等新兴应用的指数级需求增长，同时破解摩尔定律放缓带来的物理瓶颈与成本压力。

在先进逻辑方面，主要技术趋势包括：一是器件结构的迭代，从FinFET全面转向GAA晶体管，2纳米节点将实现GAA的规模化量产，台积电、三星、英特尔均已布局相关工艺，通过纳米片/纳米线结构实现栅极对沟道的四面环绕控制，大幅降低漏电流、提升开关性能，逻辑密度与能效比显著提升。二是下一代架构的研发，1纳米及以下节点将逐步导入CFET（互补场效应晶体管），通过N型与P型晶体管的垂直堆叠，进一步提升集成密度，IMEC预测2027年将实现CFET的技术导入，韩国路线图更是将目标直指2040年0.2纳米（2Å）级CFET的实现。三是工艺与设计的协同优化，DTCO（设计－技术协同优化）已成为IRDS路线图中的关键要素，结合背面供电（Backside Power Delivery Network，BSPDN）技术，将电源布线移至晶圆背面，减少信号干扰与阻容延迟，同时降低制造复杂度，英特尔、台积电、三星均计划在2纳米及以下节点普及该技术，实现性能与功耗的双重突破。此外，High-NA EUV光刻技术的商用将为1纳米及以下节点提供关键支撑，解决精细图形化的制造难题。然而我国因为受到西方国家在关键半导体设备上的出口管制，无法遵循国际上GAA→CFET架构主流技术路线发展，必须在供应链受控条件下开拓自主的先进逻辑工艺创新。

在先进存储方面，重点技术趋势包括：一是高带宽存储的双路径协同，除HBM系列的持续迭代外，高带宽闪存（HBF）作为重要补充路径同步推进。其中HBM依托硅通孔（TSV）+混合键合逐步实现从HBM3E到HBM4、HBM5乃至HBM6的迭代，核心逻辑是通过垂直堆叠密度提升与互连技术优化，突破带宽与容量瓶颈；HBF路径则基于3D NAND技术延伸，瞄准AI存储与边缘计算场景，与HBM形成高低搭配、互补共生的高带宽存储体系，共同破解数据读写速率不足的痛点。二是DRAM的技术路径升级，从传统平面存储的4倍特征尺寸平方（4F2）极限，逐步演进至3D DRAM架构。3D DRAM形成多技术路径并行发展的态势，主流路径包括基于铟镓锌氧化物（IGZO）材料的堆叠架构、基于导电桥随机存储器（CBRAM）辅助的3D DRAM，以及与逻辑工艺兼容的单片3D DRAM，各类路径适配不同场景的应用需求。三是新型存储器与3D IC的深度融合路径，核心是通过3D堆叠技术，将多层DRAM或静态随机存取存储器（SRAM）与逻辑芯片垂直叠加，形成“存储逻辑一体化”的3D IC架构，这种路径无需通过外部互连实现存储与逻辑的通信，大幅降低延迟、提升数据传输效率，已成为当前AI芯片的重要技术选择，能够高效支撑AI大模型的海量数据缓存与快速调用需求，同时阻变存储器（ReRAM）、磁存储器（MRAM）等新兴非易失性存储技术，也正通过与3D IC架构的融合，进一步优化存储能效与可靠性。

在先进封装方面，重点技术趋势包括：一是封装架构的升级，从2.5D（硅中介层/硅桥）向3D集成（混合键合+逻辑-内存堆叠）演进，再到2030年后的M3D，台积电的系统集成封装（SoIC）、英特尔3D异构堆叠封装技术Foveros、三星的3D IC技术均在加速落地，混合键合间距持续缩小至0.5μm以下，互连密度与传输效率大幅提升。二是封装材料的革新，玻璃基板/玻璃通孔（TGV）成为三大路线图共同看好的下一代封装材料，相较于传统硅中介层与有机基板，玻璃基板具有信号损耗低、热稳定性好、成本可控等优势，TGV技术的深宽比与布线精度持续提升，适配AI芯片大尺寸、高输入/输出接口I/O的需求。三是封装与系统的协同设计，Chiplet架构通过通用芯粒高速互连总线（UCIe）标准实现不同功能芯粒的互连，将大芯片拆分为功能模块分别制造再集成，降低研发成本与周期，同时面板级扇出封装（FO-PLP）等技术提升量产良率，适配移动设备等场景的轻量化需求，封装协同设计已成为平衡性能、功耗与成本的关键。

在先进计算架构方面，重点技术趋势包括：一是随着AI推理场景的爆发，领域专用架构（DSA）正加速成为主流选择，其中以张量处理器（TPU）为代表的专用AI加速芯片，凭借针对AI场景定制化设计的优势，牺牲一定通用性以换取极致能效比，除谷歌TPU外，亚马逊、微软等科技企业也纷纷布局自研ASIC芯片，用于适配自身AI推理业务需求，进一步提升AI计算的效率与性价比。二是存算一体与近存计算的深度落地，通过将计算单元靠近存储单元（近存计算）或直接集成于存储单元（存内计算），大幅减少数据搬运能耗，破解“内存墙”瓶颈，三星的HBM-PIM存内计算芯片已进入验证阶段，适配AI与大数据负载。三是异构集成与光互连的融合，通过Chiplet技术将中央处理器（CPU）、图形处理器（GPU）、输入/输出（I/O）、缓存等不同功能芯粒集成，结合硅光技术实现片上光互连，替代传统铜线互连，大幅提升带宽、降低延迟，英特尔、台积电均在推进硅光与先进封装的集成，IMEC预测2028年后片上光互连将成为主流，支撑AI超级集群的高性能需求；此外，量子计算、神经形态计算等新型计算范式正在加速探索，韩国路线图规划2030年迈向容错计算，为后摩尔时代的计算需求提供解决方案。

在先进材料方面，重点技术趋势包括：一是后硅沟道材料，二维材料（如二硫化钼MoS2、二硒化钨WSe2）凭借原子级厚度、高载流子迁移率等优势，成为三大路线图公认的2030年后逻辑沟道核心材料，IMEC已实现单层二硒化钨P型晶体管的实验室突破，台积电、三星均在推进二维材料与GAA、CFET架构的融合，计划2028年后实现试产，同时锗Ge、锗硅SiGe等材料逐步替代传统硅沟道，提升晶体管性能。二是互连与栅极材料，铜互连的极限逐步显现，钴、钌等低电阻金属逐步替代铜，降低互连延迟，高k栅介质（如二氧化铪HfO2）与金属栅（如氮化钛TiN）的组合持续优化，提升栅极控制能力，同时低k介电材料的研发持续推进，减少信号干扰。三是封装与辅助材料，除玻璃基板外，高性能有机基板（ABF）、低温键合材料等逐步成熟，适配先进封装的低温工艺需求，钙钛矿量子点（PQD）、铟镓砷InGaAs等材料则用于传感领域，扩展集成电路的应用场景。此外，材料的晶圆级制备技术持续突破，斯坦福大学已实现8英寸晶圆级MoS2的生长，为二维材料的规模化应用奠定基础。

三、新发展格局下编制中国版集成电路技术路线图的必要性和重要战略意义

一是破解我国供应链约束下的技术适配难题。当前受全球供应链约束趋紧、技术封锁常态化影响，我国产业实际与发展节奏已经无法匹配先进国家发布的技术路线与时间节点。编制中国版路线图，能明确符合我国国情的研发节奏、核心目标与实施路径，避免盲目跟随，确保研发方向贴合本土产业突围需求。

二是支撑我国前沿技术领域的“分叉”发展。我国在集成电路新兴前沿领域已逐步实现突破，GAA、3D DRAM、二维材料等部分技术方向与先进国家技术体系呈现一定的“分叉”态势，形成了自身独特的技术优势与发展路径。亟需通过自主路线图，整合本土技术体系特点，明确长期发展方向，为前沿技术研发提供科学指引，巩固并扩大技术优势。

三是引导产业创新模式转型与资源高效配置。当前国内越来越多集成电路企业从“跟随式创新”转向“原始创新”，原始创新的探索性与不确定性显著提升，一旦技术方向误判、点错“科技树”，将付出难以估量的巨大代价。因此行业亟需统一技术共识、凝聚发展合力。编制中国版集成电路技术路线图，可为企业提供技术方向和趋势的参考，规避企业重复投资、无效研发等问题，推动产学研资源向核心领域集聚，提升我国集成电路产业创新效率与整体竞争力。

本文完整内容将于《电子技术应用》杂志2026年第9期或2026年第10期刊发。

作者介绍

朱晶

研究员、高级经济师、咨询工程师（投资）

兼任北京半导体行业协会执行秘书长，国家部委及北京市相关委办局入库专家，具有超过10年的集成电路、新一代信息技术等领域研究经验，发表相关论文超过20篇，多次牵头负责国家及北京市集成电路领域重大战略项目方案制定、投资项目评审及产业发展规划编制等工作。

赵佳菲

高级经济师、咨询工程师（投资）

兼任北京半导体行业协会秘书长，国家部委及北京市相关委办局入库专家，具有超过10年的电子信息领域工程咨询工作经验，多次牵头负责国家及北京市电子信息领域重大战略项目方案制定、投资项目评审及产业发展研究等工作。

编辑：张　华 

审核：赵佳菲